ADC - Dynamic Performance (4) 아날로그 대역

ADC의 아날로그 대역폭은 (FFT 분석으로 결정되는) 입력 주파수를 가변하는 기본파 소사(Swept) 신호의 주파수 출력이 3 dB 감소하는 지점의 주파수를 의미합니다.

이는 소신호 대역폭(SSBW—Small Signal Bandwidth) 또는 풀스케일 신호 대역폭(FPBW—Full Power Bandwidth, 전전력 대역폭) 중 하나로 명시될 수 있으므로, 제조업체마다 사양을 표기하는 방식에 큰 차이가 있을 수 있습니다.

 

• 소신호 대역폭 (SSBW): 입력 신호의 크기를 풀스케일의 10% 수준으로 아주 작게 쪼개서 넣고 잽니다. 신호가 작으니 아날로그 내부 버퍼가 덜 힘들어해서 대역폭 숫자가 아주 높고 예쁘게 나옵니다.
• 전전력 대역폭 (FPBW): 입력 신호를 격자판 천장에 꽉 차는 풀스케일(0 dBFS)로 밀어 넣고 거칠게 잽니다. 칩이 낼 수 있는 '진짜 최대 대역폭'입니다.

 

증폭기(Amplifier)와 마찬가지로, 컨버터의 아날로그 대역폭 사양이 ADC가 해당 대역폭 주파수까지 우수한 왜곡 성능을 유지한다는 것을 의미하지는 않습니다. 사실 대부분의 ADC의 SINAD(또는 ENOB)는 입력 주파수가 실제 3-dB 대역폭 주파수에 도달하기 훨씬 전부터 상당히 저하되기 시작합니다.

그림 2.53은 FPBW가 1 MHz인 ADC의 ENOB 및 풀스케일 주파수 응답을 보여줍니다. 그러나 보시다시피 ENOB는 100 kHz를 넘어서면서부터 이미 급격히 떨어지기 시작합니다.

 

 

• 맨 위 곡선 (GAIN - FS INPUT): 주파수가 쭉 가다가 1 MHz 지점에서 딱 -3 dB 꺾입니다. 즉, 이 칩의 마케팅용 스펙인 FPBW는 1 MHz입니다. 칩 제조사는 "우리 ADC는 1 MHz 신호도 받아들일 수 있습니다!"라고 광고할 것입니다.
• 가운데 곡선 (ENOB - FS INPUT): 하지만 종합 실전 성적표인 ENOB 곡선을 보면, 평탄하게 잘 가다가 1 MHz 근처는커녕 100 kHz를 넘자마자 아래로 벼랑 끝 낙하하듯 곤두박질칩니다.

이 현상이 발생하는 이유는, 아날로그 입력 버퍼와 샘플 앤 홀드 회로가 1 MHz 신호를 받아들여서 뒤로 '넘겨주는 행위(Gain)' 자체는 간신히 해내고 있지만, 주파수가 100 kHz만 넘어가도 속도를 못 따라가서 파형을 엉망진창으로 찌그러트리며 고조파 왜곡(THD)과 지터 노이즈를 폭발시키고 있기 때문입니다.

---

결론

"ADC 대역폭이 1 MHz라는 것은 1 MHz 신호를 넣었을 때 칩이 '기절하지 않고 신호 구경은 할 수 있다'는 뜻일 뿐, '정밀하게 디지털로 바꿀 수 있다'는 뜻이 아니다."

결국 이 칩은 스펙상 대역폭이 1 MHz일지라도, 실제로 왜곡 없이 온전한 해상도를 유지하며 쓸 수 있는 '진짜 실전 유효 주파수 대역'은 100 kHz가 한계인 셈입니다.

그래서 고속 신호처리 시스템을 설계할 때는 칩이 자랑하는 아날로그 대역폭 타이틀 숫자에 속으면 안 되고, 내 타깃 주파수에서 ENOB 곡선이 붕괴하지 않고 평탄함을 유지하고 있는가를 주파수 축에서 추적하는 것이 훨씬 중요합니다.