세미캉 님의 블로그

DAC는 독립된 단독 회로로 사용되거나 ADC의 핵심 구성 요소(building block)로 활용됩니다. 디스플레이에 이미지나 비디오를 전달하는 DAC가 전자의 대표적인 예입니다. 일부 설계 원칙은 두 유형의 DAC 모두에 적용되지만, 적용되지 않는 원칙들도 있습니다.8.1 Basic ConceptsDAC는 디지털 입력 Dᵢₙ을 아날로그 출력 Aₒᵤₜ으로 변환합니다 (그림 8.1).Aₒᵤₜ = αDᵢₙ (8.1)출력(아날로그) LSB는 ΔA_LSB로, "풀 스케일(full scale, 최댓값)"은 A_FS로 표기합니다. 계수 α는 무차원 수치인 Dᵢₙ을 Aₒᵤₜ에 맞는 적절한 차원(단위)으로 변환하기 위해 필요합니다. 예를 들어 Aₒᵤₜ이 전류량이라면 다음과 같이 나타낼 수 있습니다.Aₒᵤₜ = I_R..

3.6 Differential Sampling기초 아날로그 설계 시 배운 바와 같이, 일반적으로 차동 동작(differential operation)이 더 선호됩니다. 이러한 맥락에서 그림 3.29(a)에 나타난 차동 샘플링 회로를 구성해 봅니다.여기서 V_{in1}과 V_{in2}는 차동 방식으로 변화하며 동일한 공통 모드(common-mode, CM) 레벨을 가지며, V_{out1}과 V_{out2} 역시 마찬가지입니다. V_{in1} = V_0 + V_1 * cos ω_1 * t 이고 V_{in2} = V_0 - V_1 * cos ω_1 * t 라고 가정해 봅시다. 차동 동작의 가장 명확한 장점은 V_{out1} - V_{out2}가 제공하는 전체 스윙(swing) 폭이 각 단동(single-end..

3.2 Basic Sampling Circuits우리는 MOS 소자(MOS devices)를 사용하여 샘플링 회로를 구현하고자 합니다. 기초 아날로그 설계 시 배운 내용을 떠올려보면, deep-triode region에서 동작하는 NMOS 트랜지스터는 다음과 같은 값의 저항처럼 동작합니다.여기서 μ_n은 전자 이동도(electron mobility)를 나타내고, C_{ox}는 단위 면적당 게이트 산화막 커패시턴스(gate oxide capacitance per unit area)를 나타냅니다.만약 포화 영역(saturation region)에 있다면, 트랜지스터는 다음과 같은 크기의 전류를 흘려보냅니다.여기서 우리는 단면적 제곱 법칙(simple square-law) 소자를 가정하였으며, 채널 길이 변조..

샘플링의 일반적 개념과 수학적 정식화(mathematical formulation)부터 시작합니다. 이어 샘플링 스위치로서 MOS 트랜지스터의 동작을 살펴보고, 이들이 지닌 비이상적 특성(imperfections)을 분석합니다. 마지막으로 부트스트랩(bootstrapped) 샘플링 회로에 대해 심도 있게 다루며 장을 마무리합니다.3.1 Basic Sampling Concepts3.1.1 Ideal Sampler샘플러는 일반적으로 연속 시간 파형(continuous-time waveform)을 이산 시간 신호(discrete-time signal)로 변환합니다.그림 3.1(a)에 나타난 바와 같이, "이상적인" 샘플러는 입력 신호에 임펄스 열(train of impulses)을 단순히 곱하는 방식으로 동작..

많은 데이터 변환기는 스위치드 캐패시터(SC) 회로에 크게 의존합니다.본 장에서는 전하 보존(charge conservation)과 전하 공유(charge sharing)를 시작으로 이러한 개념들을 간략히 복습합니다. 이어서 집적 캐패시터 구조와 회로의 세 가지 일반적인 비이상적 특성(imperfections)인 오프셋(offset), 이득 오차(gain error), 비선형성(nonlinearity)을 살펴봅니다. 2.1 Charge Conservation물리학에 따르면 전하는 반드시 보존되어야 합니다. 노드(마디)에 도달하는 전하에 이 원리를 적용하면 키르히호프의 전류 법칙(KCL)이 됩니다.여기서는 스위치드 캐패시터 회로에 알맞은 서술 방식을 통해 이를 표현하고자 합니다. 그림 2.1(a)의 회로부..

1. 고임피던스 노드란 무엇인가요?임피던스(Impedance)'는 전류의 흐름을 방해하는 전체 저항 성분을 의미합니다.따라서 High-임피던스 노드(흔히 Hi-Z 노드 또는 Floating 노드라고도 함)란, 해당 노드에서 바라본 저항 성분이 거의 무한대(R ≈ ∞)에 가까워서 전류가 들어오거나 나갈 수 있는 직류(DC) 경로가 차단된 마디(Node)를 말합니다. 주요 연결 형태:캐패시터의 한쪽 극판만 외딴섬처럼 덩그러니 연결된 노드열린(OFF) 상태의 스위치 단자MOSFET의 게이트(Gate) 단자 (게이트 절연막으로 차단되어 있음)연산 증폭기(Op-Amp)의 입력 단자 2. 고임피던스 노드가 전하 보존과 연결되는 이유전류의 정의는 시간에 따른 전하의 이동량(I = dQ / dt)입니다.전류가 흐를 수..

본 논문은 새로운 서브레인지(Subrange) 아날로그-디지털 변환기(ADC) 구조인 '이진 탐색(Binary-Search) Coarse ADC + SAR Fine ADC'를 제안합니다. 이진 탐색 ADC는 변환 속도를 향상시키고 Coarse 커패시터에 더 긴 정착 시간(Settling time)을 확보해 줍니다. 본 ADC는 RC 하이브리드 DAC를 사용하여 단위 커패시터 개수를 줄입니다. Coarse 커패시터의 로테이션(Rotation) 기능은 커패시터 어레이의 선형성을 향상시킵니다. 90 nm CMOS 공정으로 제작된 프로토타입은 0.06 mm^2의 유효 면적만 차지합니다. 0.9 V 공급 전압에서 전력 소비는 10 MS/s 및 25 MS/s에서 각각 0.32 mW와 0.58 mW입니다. 10 MS..

Binary-Search ADC(이진 탐색 ADC)는 이진 탐색(Binary Search) 알고리즘을 활용해 입력 아날로그 신호를 digital 값으로 변환하는 아키텍처입니다.학술적으로 '이진 탐색 기법을 쓰는 ADC'의 대표격은 SAR(Successive Approximation Register) ADC지만, 회로 구조 측면에서 'Binary-Search ADC'는 아래 그림처럼 트리(Tree) 형태의 비교기(Comparator) 네트워크를 구성하여 CDAC 피드백 없이 빠르게 변환을 수행하는 구조를 의미합니다.위 트리 구조에서 입력 신호 V_in은 첫 번째 비교기에서 1/2 레벨과 먼저 비교되며, 그 결과(대소 관계)에 따라 다음 상위(3/4) 또는 하위(1/4) 경로의 비교기만 비동기적으로 활성화됩..

FFT 기반 스펙트럼 분석 및 노이즈 플로어 (Noise Floor)FFT(고속 푸리에 변환)를 활용해 디지털화된 신호의 주파수 스펙트럼을 측정하는 기본 실험 구조를 다룹니다.샘플링 포인트 개수(M)에 따라 스펙트럼상 노이즈가 낮아져 보이는 프로세스 이득(Process Gain, 10 log_{10}(M/2)) 현상과 실제 전체 대역 잡음 간의 차이를 설명합니다.ADC 동적 성능의 6대 핵심 지표SINAD (신호 대 잡음 및 왜곡비): 고조파 왜곡과 잡음을 모두 포함한 종합적인 신호 품질 지표.ENOB (유효 비트 수): ADC의 이론적 해상도가 아닌, 실제 잡음/왜곡을 고려했을 때의 실질적인 해상도 비트 수.SNR (신호 대 잡음비): 순수 잡음 성분만을 고려한 신호 대비 잡음 비율.THD (전고조파 ..

본 논문은 단조(Monotonic) 커패시터 스위칭 절차를 사용하는 저전력 10-bit 50-MS/s 축차 비교형(SAR) 아날로그-디지털 변환기(ADC)를 제안합니다. 기존 방식을 사용하는 변환기와 비교했을 때, 평균 스위칭 에너지와 총 커패시턴스가 각각 약 81% 및 50% 절감됩니다.이 스위칭 절차에서는 입력 공통 모드 전압(Input common-mode voltage)이 접지(Ground) 쪽으로 점점 수렴합니다.개선된 비교기를 통해 입력 공통 모드 전압 변동으로 발생하는 신호 의존적 오프셋(Signal-dependent offset)을 줄였습니다.시제품은 0.13-µm 1P8M CMOS 공정으로 제작되었습니다. 1.2-V 전원 및 50 MS/s 샘플링 속도에서, 이 ADC는 57.0 dB의 S..