세미캉 님의 블로그

The Bootstrapped Switch

전계효과 트랜지스터(FET)는 1950년대부터 특히 아날로그 신호용 스위치로 사용되어 왔습니다. 아날로그 샘플링 기술의 도입 초기에는 이러한 소자들이 입력 전압에 의존하는 온-저항(on-resistance) 특성을 나타내며, 이로 인해 왜곡(distortion)이 발생한다는 사실이 발견되었습니다. 이 문제는 입력 및 출력의 전압 스윙이 큰 상황에서도 스위치의 온-저항 변화를 최소화하는 회로 기술인 '부트스트래핑(bootstrapping)'을 통해 해결할 수 있습니다. 본 글에서는 부트스트랩 스위치(bootstrapped switch) 토폴로지를 살펴보고, 나노미터 공정 설계에서 이 기술이 갖는 역할과 중요성을 알아봅니다. Brief History스위치의 온-저항(on-resistance)을 비교적 일정하..

이 논문은 IEEE 802.11ac 응용 분야(와이파이 통신)를 위한 저비용 SAR(축차 비교형) ADC(아날로그-디지털 변환기)를 제시합니다.본 논문에서는 이진 스케일 재조합 커패시터 가중치 기법(binary-scaled recombination capacitor weighting method)을 새롭게 제안합니다. 이 ADC 내부의 디지털 하위 블록들은 (엔지니어가 수작업으로 설계한 것이 아닌) 표준 라이브러리 논리 셀(standard library logic cells)로 구성되었습니다. 해당 프로토타입(시제품) 칩은 1P8M 20nm CMOS 공정 기술을 통해 제작되었습니다.0.9 V 전압 및 160 MS/s 속도 동작 시: ADC는 0.68 mW의 전력을 소비합니다. 저주파 및 나이퀴스트(Nyq..

SAR ADC는 아날로그 입력을 가장 잘 나타내는 디지털 코드를 구하기 위해 이진 검색 알고리즘을 구현합니다.이 알고리즘은 N비트 디지털 코드를 찾기 위해 정확히 N번의 단계(steps)를 거쳐야 합니다. 그림 2는 전체 신호 범위가 -1V에서 +1V 사이일 때, 주어진 아날로그 입력 전압(V_in)이 디지털 출력 코드로 변환되는 3비트 ADC의 예시를 보여줍니다.시작 상태: 전체 범위는 -1V ~ +1V, 첫 기준 전압 V_ref = 0VStep 1: V_in이 0V보다 작으므로 (V_in 로 좁혀짐 → 첫 번째 비트 = 0Step 2: 새로운 기준 전압은 중간값인 -0.5V. 이번에는 -0.5\text{V}$), 범위는 $-0.5\text{V} \sim 0\text{V}">V_in이 더 크므로 (V..

이 DAC의 N비트 버전은 단순히 직렬로 연결된 2^N개의 동일한 저항들과, 저항 체인(Chain)의 각 노드와 출력단 사이에 하나씩 배치된 2^N개의 스위치(주로 CMOS)로 구성됩니다. 오직 단 하나의 스위치만 닫음으로써 해당하는 탭(Tap)으로부터 아날로그 출력을 얻어냅니다. (N비트 디지털 데이터로부터 2^N개의 스위치 중 하나를 골라내도록 디코딩하는 과정에서 약간의 디지털 복잡성이 수반되지만, 오늘날 디지털 회로는 구현 비용이 매우 저렴합니다.) 이 아키텍처는 구조가 단순하고, 전압 출력을 가지며(단, 코드 의존적인 출력 임피던스를 가짐), 태생적으로 단조성(Monotonic)을 유지합니다. 심지어 저항 하나가 공정 불량 등으로 우연히 단락(Short)되더라도, n번째 출력 전압이 n+1번째 출..

DAC를 잘 모르는 사람들은 단순히 디지털 신호를 입력받아 아날로그 신호로 내어주는 소자로만 생각합니다. 하지만 아날로그 출력은 '레퍼런스(기준, Reference)'라고 불리는 아날로그 입력의 존재에 전적으로 의존하며, 이 레퍼런스의 정확도는 거의 항상 DAC의 절대적인 정확도(Absolute accuracy)를 제한하는 결정적인 요인(Limiting factor)이 됩니다.어떤 DAC는 외부 레퍼런스를 사용하며(그림 3.1 참조) 레퍼런스 입력 터미널(패드/핀)을 가지고 있는 반면, 다른 DAC는 내부 레퍼런스 회로로부터 기준 전압을 공급받아 밖으로 출력해 주기도 합니다. 물론 가장 단순한 형태의 DAC는 둘 다 지니지 않으며, 레퍼런스가 DAC 칩 내부에 완전히 박혀 있어 외부 연결 핀이 전혀 존재..

Two Tone Intermodulation Distortion (IMD)는 개 서로 주파수가 비교적 가까운 두 개의 순수한 정현파(사인파) 신호 f_1과 f_2를 ADC에 동시에 인가하여 측정합니다. 지금까지는 주파수 판에 '단 하나의 맑은 사인파(Single-Tone)'만 넣고 칩을 평가했습니다. 하지만 현실 세계의 무선 통신(RF) 환경은 절대 그렇지 않죠. 안테나에는 수많은 기지국 신호와 옆집 채널 신호들이 동시에 섞여 들어옵니다.이렇게 두 개 이상의 주파수 성분이 비선형적인 ADC 격자판을 동시에 밟을 때 발생하는 상호 간섭 붕괴 현상을 다루는 지표입니다. 두 정현파가 동위상(In-phase)으로 더해질 때 전압이 두 배로 커져 ADC에서 파형이 잘리는 클리핑(Clipping) 현상이 발생하는 ..

통신 애플리케이션에 사용되는 ADC에서 아마도 가장 중요한 규격(사양)은 바로 SFDR일 것입니다. ADC의 SFDR은 관심 대역폭 내에서 측정된 기본파 신호의 RMS 진폭과 가장 높은 피크 불요파(스퍼, Spur) 성분의 RMS 값 사이의 비율로 정의됩니다. 별도의 언급이 없다면, 이 대역폭은 DC부터 f_s/2까지의 나이퀴스트 대역폭으로 가정합니다.가끔 주파수 스펙트럼은 관심 신호를 포함하는 대역 내(In-band) 영역과 디지털 필터로 걸러낼 수 있는 대역 외(Out-of-band) 영역으로 나뉩니다. 이 경우, 각각 대역 내 SFDR 규격과 대역 외 SFDR 규격이 개별적으로 명시될 수 있습니다. 대역 내 (In-band): 내가 안테나를 통해 진짜 복조해서 데이터로 읽어야 하는 소중한 주파수 구..

ADC의 아날로그 대역폭은 (FFT 분석으로 결정되는) 입력 주파수를 가변하는 기본파 소사(Swept) 신호의 주파수 출력이 3 dB 감소하는 지점의 주파수를 의미합니다.이는 소신호 대역폭(SSBW—Small Signal Bandwidth) 또는 풀스케일 신호 대역폭(FPBW—Full Power Bandwidth, 전전력 대역폭) 중 하나로 명시될 수 있으므로, 제조업체마다 사양을 표기하는 방식에 큰 차이가 있을 수 있습니다. 소신호 대역폭 (SSBW): 입력 신호의 크기를 풀스케일의 10% 수준으로 아주 작게 쪼개서 넣고 잽니다. 신호가 작으니 아날로그 내부 버퍼가 덜 힘들어해서 대역폭 숫자가 아주 높고 예쁘게 나옵니다.전전력 대역폭 (FPBW): 입력 신호를 격자판 천장에 꽉 차는 풀스케일(0 dBF..

SINAD와 SNR은 제조사마다 그 정확한 의미(정의)에 여전히 약간의 차이가 존재하므로 주의 깊게 살펴볼 필요가 있습니다.신호 대 잡음 및 왜곡비(SINAD, 또는 S/(N+D))는 기본파 신호의 RMS 진폭과, 고조파를 포함하되 DC 성분은 제외한 모든 주파수 성분들의 제곱합의 제곱근(RSS) 평균치 사이의 비율입니다(그림 2.51 참조). S (Signal, 신호): 우리가 ADC에 인가해 준 진짜 메인 신호(기본파, Fundamental)의 실효값(RMS) 전력입니다. FFT 화면에서 가장 높게 솟구친 주인공 칼날입니다.N (Noise, 잡음): 이론적인 반올림 오차인 양자화 잡음부터 회로 내부의 열잡음, 클록 지터 등으로 인해 주파수 바닥에 깔린 잔디밭(Noise Floor)의 총에너지입니다.D..

ADC의 왜곡을 정량화하는 방법에는 여러 가지가 있습니다. FFT 분석을 사용하여 신호의 다양한 고조파(Harmonics) 진폭을 측정할 수 있습니다. 입력 신호의 고조파들은 주파수 스펙트럼 상에서의 위치를 통해 다른 왜곡 성분들과 구별할 수 있습니다.그림 2.50은 20 MSPS로 샘플링된 7 MHz 입력 신호와 처음 9개 고조파들의 위치를 보여줍니다. 입력 주파수 f_a의 앨리어싱된(접혀 들어온) 고조파들은 다음 식과 같은 주파수 지점들에 위치하게 됩니다.2차 및 3차 고조파는 대개 크기가 가장 큰 경향이 있기 때문에 일반적으로 데이터시트에 스펙으로 명시되는 유일한 고조파들이지만, 일부 데이터시트에는 최악의 고조파(Worst harmonic) 값이 별도로 명시되기도 합니다. ① 고조파(Harmonic..