ADC - Dynamic Performance (5) Spurious Free Dynamic Range (SFDR)

통신 애플리케이션에 사용되는 ADC에서 아마도 가장 중요한 규격(사양)은 바로 SFDR일 것입니다.

 

ADC의 SFDR은 관심 대역폭 내에서 측정된 기본파 신호의 RMS 진폭과 가장 높은 피크 불요파(스퍼, Spur) 성분의 RMS 값 사이의 비율로 정의됩니다. 별도의 언급이 없다면, 이 대역폭은 DC부터 f_s/2까지의 나이퀴스트 대역폭으로 가정합니다.

가끔 주파수 스펙트럼은 관심 신호를 포함하는 대역 내(In-band) 영역과 디지털 필터로 걸러낼 수 있는 대역 외(Out-of-band) 영역으로 나뉩니다. 이 경우, 각각 대역 내 SFDR 규격과 대역 외 SFDR 규격이 개별적으로 명시될 수 있습니다.

 

• 대역 내 (In-band): 내가 안테나를 통해 진짜 복조해서 데이터로 읽어야 하는 소중한 주파수 구역입니다. 만약 ADC 내부 왜곡 때문에 이 구역 안에 하필 최악의 스퍼(Worst Spur)가 툭 떨어지면 디지털 단에서 필터로 걸러낼 방법이 없습니다. 신호가 그대로 오염됩니다.
• 대역 외 (Out-of-band): 내가 안드로메다로 버릴 구역입니다. 여기에 아무리 높은 왜곡 스파이크(스퍼)가 솟구쳐 있더라도, ADC 뒷단의 DSP(디지털 신호 처리기)에서 디지털 로우패스/밴드패스 필터를 세게 돌려 싹둑 잘라버리면 그만입니다.

 

SFDR은 일반적으로 신호 진폭의 함수로 플롯되며, 그림 2.54에 나타난 바와 같이 입력 신호 진폭을 기준으로 한 단위(dBc) 또는 ADC의 풀스케일을 기준으로 한 단위(dBFS)로 표현될 수 있습니다.

 

• SFDR (dBc) [진짜 신호 기준 자로 재기]
  • 측정선: 내가 넣어준 진짜 신호 꼭대기(INPUT SIGNAL LEVEL)부터 바닥에서 가장 높게 치솟은 녀석(WORST SPUR LEVEL)까지의 순수 격차입니다.
  • 실무 특징: 만약 입력 신호 크기를 아래로 줄이면 신호 꼭대기 점이 내려가므로, dBc 화살표의 시작점도 같이 내려갑니다.
• SFDR (dBFS) [칩 천장 기준 자로 재기]
  • 측정선: 칩이 받아들일 수 있는 절대적인 최대 천장 라인(FULL SCALE)에서부터 가장 높은 WORST SPUR LEVEL까지 내리꽂은 화살표 길이입니다.
  • 실무 특징: 입력 신호를 크게 넣든 작게 넣든 상관없이, 이 칩이 만들어내는 최악의 쓰레기 찌꺼기(스퍼)가 천장 레벨 대비 얼마나 안전하게 밑바닥에 박혀 있는지를 잴 때 씁니다.

 

풀스케일(Full-scale)에 근접한 신호의 경우, 피크 주파수 스퍼(Spur)는 일반적으로 기본파의 초기 몇 개 고조파(Harmonics) 중 하나에 의해 결정됩니다.

그러나 신호 레벨이 풀스케일보다 수 dB 아래로 떨어지면, 일반적으로 입력 신호의 직접적인 고조파가 아닌 다른 스퍼들이 발생합니다. 이는 앞서 논의한 ADC 전달 함수의 미분 비선형성(DNL) 때문입니다.

따라서 SFDR은 왜곡의 원인(고조파 성분인지 여부)과 관계없이 모든 왜곡 소스를 고려합니다.

AD6645는 높은 SFDR 성능이 필수적인 통신 애플리케이션용으로 설계된 14비트, 80 MSPS 광대역 ADC입니다.

80 MSPS의 샘플링 주파수와 69.1 MHz 입력 신호에 대한 단일 톤(Single-tone) SFDR이 그림 2.55에 나와 있습니다. 전체 제1 나이퀴스트 존(DC부터 40 MHz까지)에 걸쳐 최소 89 dBc의 SFDR을 달성했음에 주목하십시오.

 

AD6645의 신호 진폭에 따른 SFDR 함수가 그림 2.56에 나와 있습니다. 신호 진폭의 전체 범위에 걸쳐 SFDR이 90 dBFS보다 크게 유지된다는 점에 주목하십시오.

SFDR 그래프에서 관찰되는 급격한 변화(불연속적인 계단 현상)는 ADC 전달 함수의 미분 비선형성(DNL) 때문에 발생합니다.

---

결론 :

아무리 촘촘한 16비트 ADC를 설계하더라도, 리소그래피 공정 장비의 미세한 뒤틀림이나 커패시터 매칭 오차로 인해 중간에 '툭 튀어나온 가혹한 불량 계단 한 칸(DNL)'이 존재한다면 그 칩의 SFDR은 12비트 칩보다도 못하게 나올 수 있습니다.

따라서 고속 통신 시스템을 빌드업할 때는 단순히 "14비트에서 16비트로 업그레이드했으니 왜곡 스퍼도 당연히 사라지겠지?"라고 안일하게 예측하면 절대 안 되며, Linearity(선형성) 아키텍처 공정이 얼마나 정밀하게 Worst-case 계단을 통제하고 있는가를 SFDR 곡선으로 확인해야 무결점 RF 수신단을 완성할 수 있습니다.