ADC - Dynamic Performance (1) DNL/INL

ADC의 AC 성능을 특성화(정의)하는 방법에는 아래와 같이 여러 가지가 있습니다.

---

적분 및 미분 비선형성의 왜곡 효과

 

데이터 컨버터의 비선형성을 검토할 때 가장 먼저 인식해야 할 점 중 하나는, 데이터 컨버터의 전달 함수가 연산 증폭기나 이득 블록(Gain block) 같은 전통적인 선형 소자에서는 발생하지 않는 아티팩트(인공적 현상)를 가지고 있다는 것입니다.

 

ADC의 전반적인 적분 비선형성(INL)은 ADC 전달 함수 자체의 전반적인 적분 비선형성뿐만 아니라, 프론트엔드 및 SHA(샘플 앤 홀드 증폭기)의 적분 비선형성 때문에 발생합니다.

 

반면, 미분 비선형성(DNL)은 오직 인코딩(양자화) 프로세스에 의해서만 발생하며, ADC 인코딩 아키텍처 구조에 따라 상당히 크게 달라질 수 있습니다.

 

전반적인 적분 비선형성은 입력 신호 진폭의 함수에 따라 그 크기가 변하는 왜곡 성분(Distortion products)들을 생성합니다.

 

ADC 전달 함수에서의 미분 비선형성(DNL)은 신호의 진폭뿐만 아니라, 전달 함수 상에서 미분 비선형성 에러가 어느 위치에 배치되어 있느냐에 따라서도 달라지는 왜곡 성분을 생성합니다.

 

그림 2.49는 미분 비선형성을 가진 두 가지 ADC 전달 함수를 보여줍니다. 좌측 다이어그램(A)은 미드스케일(Mid-scale, 정중앙)에서 발생하는 에러를 보여줍니다.

 

따라서 신호의 크기가 크든 작든 관계없이 신호가 항상 이 지점(정중앙)을 교차하여 지나가게 되므로, 신호 진폭과 비교적 무관하게(독립적으로) 지속적인 왜곡 성분을 만들어냅니다.

 

우측 다이어그램(B)은 풀스케일의 1/4 및 3/4 지점에서 미분 비선형성 에러를 갖는 또 다른 ADC 전달 함수를 보여줍니다.

 

피크-투-피크(Peak-to-Peak) 진폭이 1/2 스케일을 초과하는 신호들은 이 코드 오차 구간을 밟게 되어 왜곡을 생성하는 반면, 피크-투-피크 진폭이 1/2 스케일 미만인 신호들은 이 구간을 건드리지 않으므로 왜곡을 발생시키지 않습니다.

 

① (A) 미드스케일 DNL: 가장 고약한 지뢰 (Major Carry Transition)

• 상황: 에러 계단(지뢰)이 정확히 격자판의 한가운데(0 V 혹은 중심 전압)에 딱 하나 매설되어 있습니다.
• 동적 현상: 입력 사인파는 중심축을 기준으로 위아래로 진동합니다. 즉, 신호 크기를 아무리 개미만 하게 줄여도, 이 사인파는 무조건 정중앙을 지나가며 지뢰를 밟을 수밖에 없습니다.
• 실무적 결과: 일반적인 아날로그 소자는 신호를 줄이면 왜곡(Spurs)도 같이 작아져서 깨끗해져야 하는데, 미드스케일 DNL이 심한 ADC는 신호를 줄여도 주파수 축의 고조파 노이즈 스파이크가 절대 아래로 내려가지 않고 꿋꿋하게 버티는 패러독스가 발생합니다. (보통 MSB 코드가 0111...에서 1000...으로 바뀌는 대전환 지점에서 이 에러가 자주 터집니다.)

② (B) 1/4 FS 및 3/4 FS DNL: 조건부 지뢰

• 상황: 지뢰가 중심에서 멀리 떨어진 변두리(1/4 지점과 3/4 지점)에 숨어 있습니다.
• 동적 현상: 신호의 크기가 작을 때는 정중앙 주변 안전지대에서만 사인파가 움직이므로 지뢰를 밟지 않습니다. 하지만 신호를 점점 키워서 전체 풀스케일의 절반(1/2 Full-Scale)을 넘어서 진동하는 순간, 비로소 변두리에 있던 오차 계단을 투두둑 밟기 시작합니다.
• 실무적 결과: 신호가 작을 때는 FFT 화면이 잔디밭만 보이며 엄청나게 깨끗하다가, 특정 임계 전압(여기서는 1/2 FS)을 넘기는 순간 갑자기 잠잠하던 스펙트럼 바닥에서 고조파 스파이크(왜곡)가 쾅 하고 터져 오르는 현상이 관측됩니다.

특정 한 지점(예: 미드스케일)에 거대한 DNL 에러가 몰려 있으면 칩 성능이 특정 구간에서 완전히 망가집니다. 그래서 최신 고속 ADC들은 내부 아키텍처 설계나 디더링, 의도적인 소자 셔플링(Shuffling) 기법을 통해 DNL 에러를 전체 격자판에 아주 잘게 쪼개서 골고루 흩뿌려 놓는 방식을 취합니다.

이 설계 방식 때문에 입력 신호의 크기에 따라 왜곡을 만들어내는 '주범'이 완벽하게 교대하게 됩니다.

 

신호가 격자판 전체를 크게 훑으며 지나갈 때는, 바닥에 깔린 자잘한 DNL 계단 오차들은 평균적으로 묻혀버립니다. 대신 전체 아날로그 경로가 활처럼 크게 휘어 있는 INL(적분 비선형성) 성분이 고조파 왜곡을 100% 결정합니다.

 

문제는 신호를 계속 줄여서 소형 신호 영역으로 들어갈 때 발생합니다. INL로 인한 완만한 곡선 왜곡은 신호가 작아짐에 따라 수학적으로 0에 가깝게 사라집니다.

그렇다면 FFT 화면이 완전히 깨끗해져야 정상인데, 실제 칩을 재보면 어느 순간부터 고조파 왜곡 스파이크들이 신호를 줄여도 더 이상 작아지지 않고 딱 멈춰 서서 버티는 현상이 발생합니다. 온 동네에 고르게 흩뿌려진 자잘한 DNL 계단 오차(미세 지뢰)들을 작은 사인파가 여전히 투두둑 밟고 지나가기 때문입니다.

---

결론 :

고속 ADC에 큰 신호를 넣을 때는 전체 가로지르는 곡선의 휨(INL) 때문에 왜곡이 생기고, 신호를 아주 작게 줄여서 넣을 때는 온 사방에 깔린 자잘한 계단 오차(DNL) 때문에 왜곡이 생긴다. 특히 작은 신호 영역에서는 신호를 아무리 더 줄여봐야 DNL 에러 격자를 밟는 한 왜곡 성분이 비례해서 줄어들지 않으므로, 이 구간의 동적 레인지 한계선은 오직 칩의 DNL 정밀도가 결정한다