이상적인 N비트 컨버터의 이론적 양자화 잡음
이상적인 N비트 데이터 컨버터와 관련된 유일한 에러(DC 또는 AC)는 샘플링 및 양자화 프로세스에서 기인하는 것들뿐입니다. 이상적인 컨버터가 신호를 디지털화할 때 발생하는 최대 에러는 ±1/2 LSB입니다.
최소 몇 LSB 이상의 범위를 갖는 임의의 AC 신호에 대한 양자화 에러는 1 LSB의 가중치인 q를 피크-투-피크(Peak-to-Peak) 진폭으로 가지며 서로 상관관계가 없는 톱니파(Sawtooth) 파형으로 근사화할 수 있습니다.
- q: 1 LSB의 전압 크기 (계단 한 칸의 높이)
- s: 에러 톱니파의 기울기 (Slope)
- e(t): 시간 t에 따라 변하는 실제 양자화 에러 전압 값
e(t) 의 평균 제곱 값(Mean-square value) :
간단한 적분을 수행하고 식을 단순화하면 다음과 같습니다.
따라서 제곱평균제곱근(Root-mean-square, RMS) 양자화 에러는 다음과 같습니다.
데이터 컨버터가 완벽하게 동작할 때 발생하는 태생적인 양자화 잡음의 실효 전압(RMS) 값은 입력 신호의 주파수나 속도와는 아무런 상관이 없으며, 오직 계단 한 칸의 크기(q)를 √12(약 3.464)로 나눈 값으로 완벽하게 고정된다는 뜻
이론적인 신호 대 잡음비(SNR)는 이제 풀스케일(Full-scale) 입력 정현파(Sinewave)를 가정하여 다음과 같이 계산할 수 있습니다.
ADC가 처리할 수 있는 최대 전압 범위(Full-scale)는 계단 한 칸 크기(q)에 총 계단 수(2^N)를 곱한 q2^N입니다.
정현파는 중심에서 위아래로 진동하므로, 진폭의 최댓값(Peak)은 그것의 절반인 q2^N / 2 이 됩니다.
따라서 입력 신호의 실효값(RMS value)은 다음과 같습니다.
그러므로 이상적인 N비트 컨버터의 실효 신호 대 잡음비(RMS SNR)는 다음과 같이 정리됩니다.
만약 대역폭 BW 외부에 있는 잡음 성분들을 걸러내기 위해 디지털 필터링을 사용한다면, 그로 인한 SNR의 증가를 반영하기 위해 방정식에 보정 계수(프로세스 이득, process gain이라 불림)를 반드시 포함해야 합니다.
그림 2.40는 아날로그 프론트엔드가 아닌 디지털 필터 알고리즘을 얹었을 때 신호 대 잡음비(SNR)가 얼마나 보너스로 더 올라가는가를 보여줍니다.
① 파란 빗금(나이퀴스트 대역) vs 빨간 블록(실제 신호 대역, BW)
앞서 구한 이상적인 양자화 노이즈(q/ √12 )는 주파수 축 0 ~ f_s/2라는 거대한 운동장 전체(그림의 파란 빗금 대역)에 백색 잡음 형태로 고르게 펼쳐져 있습니다.
하지만 현실에서 우리가 필요한 진짜 신호는 고작 BW만큼의 좁은 구역(그림의 빨간색 블록)만 쓰고 있습니다. 나머지 빗금 친 구역에 있는 노이즈들은 나한테 필요 없는 '유령 소음'들입니다.
② 디지털 필터라는 '빗자루'와 프로세스 이득(Process Gain)
이때 ADC 뒷단(디지털 도메인)에서 성능이 좋은 디지털 로우패스 필터(Digital LPF)를 소프트웨어 코드로 얹어 버리면, 내 신호 대역 BW 바깥에 흩어져 있던 파란 빗금 영역의 잡음들을 칼같이 쓸어서 버릴 수 있습니다.
전체 운동장에서 잡음을 잰 것보다, 좁은 방(BW) 안으로 들어와서 보니까 내 방 안의 잡음 총량이 확 줄어들게 된 것이죠. 이처럼 디지털 필터링을 거치면서 덤으로 얻게 되는 SNR의 이득을 '프로세스 이득(Process Gain)'이라고 부릅니다.
- 10log{10}인 이유: 전압비가 아니라 노이즈 '전력(Power)'의 면적 비율을 깎아낸 것이기 때문에 로그 앞에 20이 아니라 10이 붙습니다.
- 물리적 체감: 만약 신호 대역폭(BW)은 그대로 두고, 샘플링 속도(f_s)를 원래보다 4배 더 빠르게 올린다면(4배 오버샘플링), 10log{10}(4) = 6 dB가 됩니다.
- 즉, 샘플링 속도를 4배 올리고 디지털 필터로 깎아낼 때마다 내 시스템의 SNR은 무조건 6 dB(아날로그 해상도 기준 1비트 정밀도)씩 보너스로 계속 상승합니다.
많은 디지털 기지국이나 기타 광대역 수신기에서 전체 신호 대역폭은 여러 개의 개별 채널로 구성되며, 단일 ADC를 사용하여 이 전체 대역폭을 디지털화합니다.
예를 들어, 미국의 아날로그 셀룰러 무선 시스템(AMPS)은 30 kHz 폭을 가진 416개의 채널로 구성되어 약 12.5 MHz의 대역폭을 차지합니다. 샘플링 주파수를 65 MSPS라고 가정하고, 개별 30 kHz 채널들을 분리해 내기 위해 디지털 필터링이 사용된다고 해봅시다. 이 경우 오버샘플링으로 인한 프로세스 이득은 다음과 같이 주어집니다.
Process Gain :
이 프로세스 이득은 ADC의 기존 SNR 규격에 더해져, 30 kHz 대역폭 내에서의 실제 SNR을 도출합니다.
위의 예에서 만약 ADC 자체의 SNR 규격이 (DC부터 f_s/2까지) 65 dB라면, 적절한 디지털 필터링을 거친 후 30 kHz 채널 대역폭 내에서의 실질 SNR은 95.3 dB로 증가하게 됩니다.
관심 신호는 대역폭 BW를 가지며 반송파 주파수 f_c를 중심으로 합니다. 샘플링 주파수(f_s)는 f_c보다 훨씬 작을 수 있으며, 관심 신호가 자신의 나이퀴스트 존 중심에 위치하도록 선택됩니다.
비록 잡음의 실효값(RMS)이 q/√12 로 정확하게 근사화될지라도, 주파수 도메인에서의 성분들은 AC 입력 신호와 강한 상관관계(Correlation)를 가질 수 있습니다.
아주 흔히 이론적인 양자화 잡음이 DC부터 f_s/2까지의 나이퀴스트 대역폭에 균일하게 분산된 백색 잡음(White Noise)으로 나타난다는 가정을 하곤 합니다. 불행히도 이것이 모든 경우에 부합하는 것은 아닙니다. 상관관계가 강한 경우, 양자화 잡음은 입력 신호의 다양한 고조파(Harmonics) 지점들에 집중되어 나타나는데, 이는 정확히 우리가 원치 않는 현상입니다.
대부분의 실제 응용 분야에서 ADC의 입력은 (항상 회피할 수 없는 시스템 잡음과 결합된) 주파수 대역이므로, 양자화 잡음은 무작위(Random)로 나타나는 경향이 있습니다.
양자화 잡음과 신호 간의 상관관계는 입력 신호에 대한 샘플링 주파수의 비율(f_s/f_a)에 따라 달라집니다.
4096포인트 FFT를 사용하여 이상적인 12비트 ADC의 출력을 분석했습니다. 좌측 FFT 플롯에서는 입력 주파수에 대한 샘플링 주파수의 비율을 정확히 32로 선택했으며, 최악의 고조파(Harmonic)는 기본파(Fundamental)보다 약 76 dB 아래에 위치합니다.
FFT 노이즈 플로어(Noise floor)의 평균값은 풀스케일(Full-scale)보다 약 100 dB 아래에 위치하지만, 12비트 ADC의 이론적 SNR은 74 dB임에 주목하십시오.
FFT 노이즈 플로어는 ADC의 SNR과 일치하지 않는데, 이는 FFT가 주파수를 f_s/M(여기서 M은 FFT 포인트 수)의 대역폭으로 쪼개어 보여주는 아날로그 스펙트럼 분석기처럼 동작하기 때문입니다.
따라서 이론적인 FFT 노이즈 플로어는 FFT 자체의 프로세스 이득(Processing gain) 덕분에 전체 양자화 잡음 플로어보다 10log_{10}(M/2) dB 만큼 더 아래로 내려갑니다.
SNR이 74\text dB인 이상적인 12비트 ADC의 경우, 4096포인트 FFT를 수행하면 10log_{10}(4096/2) = 33 dB의 프로세스 이득이 발생하며, 그 결과 전체 FFT 노이즈 플로어 바닥은 74 + 33 = 107 dBc가 됩니다.
'회로설계 > ADC' 카테고리의 다른 글
| ADC - AC ERRORS (3) Equivalent Input Referred Noise (0) | 2026.06.22 |
|---|---|
| ADC - AC ERRORS (2) 실제 ADC에서의 잡음 (0) | 2026.06.22 |
| ADC - 샘플링 이론 (6) 언더샘플링 전용 필터 (0) | 2026.06.19 |
| ADC - 샘플링 이론(5) 언더샘플링(Undersampling, 하모닉 샘플링 / 대역통과 샘플링) (0) | 2026.06.19 |
| ADC - 샘플링 이론(4) Baseband Antialiasing Filters (0) | 2026.06.18 |