ADC - 샘플링 이론(2) Sample & Hold Amplifier

Sample-and-Hold Amplifier (SHA): 샘플앤홀드 증폭기 (아날로그 입력 전압을 순간적으로 포착하여 ADC가 변환을 마칠 때까지 일정한 전압 레벨로 유지해 주는 아날로그 회로 블록).

---

DC 측정 시스템과 달리 상한 주파수(Upper freq, f_a)를 가진 AC 신호 처리 환경에서는 ADC가 코드를 변환하는 동안 전압이 변해 발생하는 어퍼처 왜곡을 막기 위해, 전압의 찰나를 포착해 움직이지 못하도록 박제해 두는 샘플앤홀드(SHA) 기능이 아키텍처 상 필수적으로 요구됩니다.

 

오늘날 대부분의 ADC는 샘플앤홀드(SHA) 기능을 내장하고 있으며, 이를 통해 AC(교류) 신호를 처리할 수 있습니다. 이러한 유형의 ADC를 "샘플링 ADC(Sampling ADC)"라고 부릅니다.

 

그림 2.26은 SHA가 없는 노후화된 인코더 구조(AD574 등)에서 변환 시간 동안 입력 전압이 1 LSB 이상 요동칠 때 이진 탐색 메커니즘이 완전히 오작동하여 대량의 코딩 왜곡을 일으키는 아키텍처적 참사를 보여주며, 단 한 번의 클록 래치로 모든 비트를 동시 결정하는 Flash ADC 구조만이 이 치명적인 어퍼처 오차로부터 자유롭습니다.

인코더(ADC 코어)로 들어오는 입력 신호 v(t)는 풀스케일 진폭 q(2^N/2)을 갖는 사인파라고 가정한다.

 

• q: 계단 한 칸의 전압 크기(1 LSB)입니다.
• 2^N: N비트 ADC가 가질 수 있는 총 계단 수입니다. (12비트면 4096개)
• 따라서 q * 2^N이 이 ADC가 받아들일 수 있는 전체 전압 범위(Full-scale, V_FS)가 되며, 사인파는 중간을 기준으로 위아래(+, -)로 진동하므로 피크 진폭은 그것의 절반인 q(2^N/2)가 됩니다.

이 식을 시간에 대해 미분합니다.

따라서 변환율의 최댓값(최대 기울기)은 다음과 같습니다 :

위 식을 주파수 f에 대해 정리하면 다음과 같습니다 :

만약 N = 12(12비트)이고, 변환 시간(dt = 8 us) 동안 허용되는 최대 전압 변화가 1 LSB(dv = q)라면, 오차 없이 처리할 수 있는 최대 풀스케일 신호 주파수인 f_max를 구할 수 있습니다: f_max = 9.7 Hz.

 

12비트의 정밀도를 유지하려면 8us라는 찰나의 시간 동안 전압이 지독하게 가만히 있어야 하므로, 역산해 보니 겨우 1초에 9.7번 진동하는 극저주파 신호만 간신히 받아낼 수 있다는 뜻입니다.

( 9.7 Hz보다 높은 모든 입력 주파수에서는 변환 오차가 발생할 수밖에 없음 )

 

결론 : 10us 주기라고 하면 샘플링 주파수가 100kSPS정도여서 50k Hz 입력까지 가능할거 같지만 SHA가 없다면 9.7Hz만 넘어서도 오차가 발생한다.

---

따라서 AC 신호를 처리하기 위해 그림 2.27에 나타난 바와 같이 샘플앤홀드(SHA) 기능이 추가됩니다. 이상적인 SHA는 단순히 홀딩 커패시터(Hold capacitor)를 구동하는 스위치와 그 뒤에 이어지는 고입력 임피던스 버퍼(Buffer)로 구성됩니다.

구조는 의외로 아주 단순합니다. 아날로그 스위치(S), 전압을 박제할 저장소인 커패시터(C_H), 그리고 전압을 안정적으로 유지해 줄 버퍼 증폭기(Buffer)가 전부입니다.

 

SHA는 샘플 모드에서 신호를 샘플링하고, 홀드 모드 동안에는 신호를 일정하게 유지합니다. 타이밍은 인코더(ADC 코어)가 홀드 시간 동안 변환을 수행하도록 조정됩니다.

 

버퍼의 입력 임피던스는 홀드 시간(Hold time) 동안 커패시터의 방전량이 1 LSB 미만이 되도록 충분히 높아야 합니다.

ADC가 변환을 수행하는 전체 홀드 시간 동안 이 전압이 내려앉는 총량이 1 LSB 스케일을 넘어가면 최종 디지털 코드에 불량이 생기므로, 버퍼의 입력단은 보통 임피던스가 극도로 높은 MOSFET(MOS 게이트 입력 구조)으로 설계하는 것이 철칙입니다.

 

* 트랙앤홀드(T/H)의 2가지 모드와 파형

그림 2.27에서 인코더 앞에 붙은 회로는 스위치 하나와 커패시터, 그리고 버퍼 증폭기로 이루어진 아주 단순한 구조입니다. 하지만 이 스위치가 켜지고 꺼짐에 따라 세상은 완전히 두 가지 모드로 나뉩니다.

① 트랙(Track 또는 Sample) 모드: 스위치 온(ON)

• 상태: 내부 스위치가 단단히 닫혀(Closed) 있습니다.
• 현상: 입력단에 들어오는 AC 신호 전압(V_IN)이 스위치를 통과해 내부 홀딩 커패시터(C_H)를 그대로 충전합니다.
• 출력 파형: 후단의 버퍼 증폭기 출력은 바깥세상의 아날로그 신호를 돋보기로 보듯 그대로 복사해서 쫄랑쫄랑 쫓아갑니다(Track). 그래서 그래프에서 스위치가 붙어있는 구간 동안 출력선이 사인파 곡선을 그대로 타고 흐르는 것입니다.

② 홀드(Hold) 모드: 스위치 오프(OFF)

• 상태: 제어 클록에 의해 스위치가 탁 하고 열립니다(Open).
• 현상: 스위치가 열리는 바로 그 '찰나의 순간'에 커패시터에 채워져 있던 전압이 감옥에 갇히듯 그대로 박제됩니다. 외부 입력 신호가 위로 튀든 아래로 꼬꾸라지든 내부 커패시터는 스위치가 열렸기 때문에 바깥세상과 완벽히 차단됩니다.
• 출력 파형: 시간이 흘러도 전압이 변하지 않고 수평선(일직선)을 그리며 멈춰 섭니다.

타이밍의 핵심: 바로 이 "수평선으로 전압이 완벽히 얼어붙어 있는 홀드 타임(Hold Time) 윈도우" 안에서 뒤편의 ADC 인코더가 이진 탐색(MSB 결정 -> LSB 결정) 연산을 수행합니다.

 

진정한 의미의 샘플앤홀드 증폭기(SHA)와 트랙앤홀드 증폭기(T/H 또는 THA) 사이의 미묘한 차이를 이해하는 것이 중요합니다. 엄격히 말해서 샘플앤홀드의 출력은 샘플 모드 동안에는 정의되지 않지만(정해지지 않지만), 트랙앤홀드의 출력은 샘플 또는 트랙 모드 동안 입력 신호를 그대로 추적(Track)합니다. 실제 현업에서는 이 기능이 일반적으로 트랙앤홀드로 구현되며, 트랙앤홀드와 샘플앤홀드라는 용어는 흔히 혼용되어 사용됩니다. 그림 2.27에 나타난 파형은 트랙앤홀드와 관련된 파형입니다.

---

플앤홀드 기능이 있는 경우와 없는 경우에 대해, 8비트 ADC(플래시 컨버터)의 복원된 출력(Reconstructed output)

실제 오실로스코프 파형과 연동하여 비트 주파수 테스트(Beat Frequency Test / Sub-sampling) 결과 입니다.

 

이상적인 플래시 컨버터에서는 비교기(Comparators)들이 완벽하게 매칭되어 있으므로 샘플앤홀드가 필요하지 않습니다. 그러나 실제로는 비교기들 사이에 타이밍 미스매치(Timing mismatches)가 존재하며, 이로 인해 오른쪽 사진에 나와 있는 것처럼 고주파 입력 신호에서 비선형성(Nonlinearities)과 코드 누락(Missing codes)이 발생하게 됩니다.

 

구조적으로 빠른 Flash ADC라 할지라도 고주파 동적 신호 환경에서는 내부 비교기 간의 피코초 단위 타이밍 미스매치(Clock Skew)로 인해 심각한 코딩 에러가 터짐을 정밀 앨리어싱 비트 테스트(f_alias = 20 kHz)로 증명하며, 이를 원천 방어하기 위해 샘플링 ADC 아키텍처에서 SHA의 존재가 얼마나 절대적인지를 보여주는 명백한 물리적 증거입니다.