2-input NAND 설계

0. NAND설명

입력들 중 하나라도 `0`이면, 출력이 `1`이 됩니다. 

입력이 모두 `1`인 경우에 만 출력이 `0`이 됩니다.

출처 : 정보통신기술용어사전

 

---

1. Schematic

2-input NAND 게이트는 NMOS pull-down 소자 2개의 직렬연결과 PMOS pull-up 소자 2개의 병렬 연결로 이루어져 있습니다.

2-input NAND 회로도

 

소자를 불러들여 회로도를 그렸습니다.

Schematic Editor-2NAND

PMOS의 WIDTH를 구하기 위해 Lengh 100nm, width를 변수로 지정했습니다.

 

---

2. Spectre

2NAND SIM Schematic

2NAND 동작과 PMOS width값을 구하기 위한 회로를 구성했습니다.

spectre simulation with ADE L 이

인버터 테스트와 마찬가지로 VINB입력전압을 0V~1V 사이 0.01V stepsize 설정했습니다.

0.5V에서 정확한 스위칭이 되지는 않지만 대략 2.93μm로 수정하겠습니다.

PMOS width값 설정후 NAND gate가 진리표 대로 동작하는지 테스트하겠습니다.

두 input값을 pulse로 하겠습니다.

VINA는 40ns 주기, VINB는 20ns 주기로 구형파를 입력했습니다.

spectre를 통한 시뮬레이션 결괏값을 보면 2 NAND 진리표를 확인할 수 있습니다.

결괏값 확인 후 레이아웃을 합니다.

---

3. Layout